検索結果書誌詳細

  • 書誌の詳細です。 現在、予約しているのは 0 件です。
  • 「資料情報」から書誌を予約カートに入れるページに移動します。

蔵書情報

この資料の蔵書に関する統計情報です。現在の所蔵数 在庫数 予約数などを確認できます。

所蔵数 1 在庫数 0 予約数 0

書誌情報サマリ

書名

SystemVerilogによるFPGA/ディジタル回路設計入門     

著者名 小林 和淑/監修
著者名ヨミ コバヤシ カズトシ
出版者 オーム社
出版年月 2023.11


この資料に対する操作

カートに入れる を押すと この資料を 予約する候補として予約カートに追加します。

いますぐ予約する を押すと 認証後この資料をすぐに予約します。

この資料に対する操作

電子書籍を読むを押すと 電子図書館に移動しこの資料の電子書籍を読むことができます。


登録するリストログインメモ


書誌詳細

この資料の書誌詳細情報です。

タイトルコード 1000001984255
書誌種別 図書(日本語)
著者名 小林 和淑/監修   小林 和淑/共著   寺澤 真一/共著   吉河 武文/共著   塩見 準/共著   門本 淳一郎/共著
著者名ヨミ コバヤシ カズトシ コバヤシ カズトシ テラサワ シンイチ ヨシカワ タケフミ シオミ ジュン カドモト ジュンイチロウ
出版者 オーム社
出版年月 2023.11
ページ数 8,183p
大きさ 24cm
ISBN 978-4-274-23101-8
分類記号 549.7
集積回路 ハードウェア記述言語
書名 SystemVerilogによるFPGA/ディジタル回路設計入門     
書名ヨミ システム ヴェリログ ニ ヨル エフピージーエー ディジタル カイロ セッケイ ニュウモン
内容紹介 HDLは、高い抽象度でハードウェアの動作を記述することを目的に開発された。順序同期回路をSystemVerilogで記述し、LSIやFPGAに実装したい設計者向けに、設計事例をもとに解説する。
日本語



目次


内容細目表:

この資料に対する操作

カートに入れる を押すと この資料を 予約する候補として予約カートに追加します。

いますぐ予約する を押すと 認証後この資料をすぐに予約します。

この資料に対する操作

電子書籍を読むを押すと 電子図書館に移動しこの資料の電子書籍を読むことができます。


資料情報

各蔵書資料に関する詳細情報です。

所蔵館 資料番号 資料種別 請求記号 配架場所 帯出区分 状態 貸出
1 中央   0178419362一般図書549/シ/3階一般 帯出可貸出中  ×

関連資料

この資料に関連する資料を 同じ著者 出版年 分類 件名 受賞などの切り口でご紹介します。

小林 和淑 小林 和淑 寺澤 真一 吉河 武文 塩見 準 門本 淳一郎
2023
集積回路 ハードウェア記述言語
前のページへ

本文はここまでです。


ページの終わりです。